EPM7128STC100-10N vs EPM7128STC100-15N তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM7128STC100-10N নির্দিষ্ট Altera ও EPM7128STC100-15N নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM7128STC100-10N EPM7128STC100-15N
ব্র্যান্ড Altera Intel
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস NRND Obsolete
Family MAX 7000S MAX 7000S
Product Type CPLD - Complex Programmable Logic Device CPLD (Complex Programmable Logic Device)
Macrocells 128 —
Usable Gates 2,500 2,500
Logic Array Blocks (LABs) 8 (16 macrocells each) 8 (16 macro cells each)
User I/Os 84 —
Propagation Delay (tPD) 10 ns —
Internal Frequency (fMAX) 100 MHz —
Supply Voltage (VCCINT) 5 V —
I/O Voltage (VCCIO) 3.3 V or 5 V (MultiVolt) —
Process Technology CMOS EEPROM —
প্যাকেজ 100-pin TQFP (14 x 14 x 1 mm) 100-pin TQFP
অপারেটিং তাপমাত্রা 0 C to +70 C (commercial) 0C to +70C (commercial)
In-System Programmability Yes (IEEE 1149.1 JTAG) —
মাউন্টিং টাইপ Surface Mount —
RoHS স্ট্যাটাস Compliant (Pb-free "N" suffix) Non-RoHS (legacy SnPb finish typical)
Lead-Free Yes —
Macro Cells — 128
Maximum User I/O — 84
Pin-to-Pin Logic Delay (tPD) — 15 ns (-15 speed grade)
Maximum Internal Frequency — 76.9 MHz
Supply Voltage (VCC) — 5 V (4.75 V to 5.25 V)
Supply Voltage (VCCIO) — 3.3 V or 5 V (per bank)
Technology — CMOS EEPROM, in-system programmable
JTAG (IEEE 1149.1) — Yes - in-system programming
Output Options — Totem-pole or open-drain (per pin)
Dedicated Inputs — 4 global inputs
লাইফসাইকেল স্ট্যাটাস — Obsolete (PDN effective 2017-06-01)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট