EPM7128STC100-10N vs EPM7128STC100-15N So sánh

So sánh chi tiết song song của EPM7128STC100-10N bằng Altera và EPM7128STC100-15N bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM7128STC100-10N EPM7128STC100-15N
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Family MAX 7000S MAX 7000S
Product Type CPLD - Complex Programmable Logic Device CPLD (Complex Programmable Logic Device)
Macrocells 128 —
Usable Gates 2,500 2,500
Logic Array Blocks (LABs) 8 (16 macrocells each) 8 (16 macro cells each)
User I/Os 84 —
Propagation Delay (tPD) 10 ns —
Internal Frequency (fMAX) 100 MHz —
Supply Voltage (VCCINT) 5 V —
I/O Voltage (VCCIO) 3.3 V or 5 V (MultiVolt) —
Process Technology CMOS EEPROM —
Hộp 100-pin TQFP (14 x 14 x 1 mm) 100-pin TQFP
Nhiệt độ hoạt động 0 C to +70 C (commercial) 0C to +70C (commercial)
In-System Programmability Yes (IEEE 1149.1 JTAG) —
Kiểu lắp đặt Surface Mount —
Trạng thái RoHS Compliant (Pb-free "N" suffix) Non-RoHS (legacy SnPb finish typical)
Lead-Free Yes —
Macro Cells — 128
Maximum User I/O — 84
Pin-to-Pin Logic Delay (tPD) — 15 ns (-15 speed grade)
Maximum Internal Frequency — 76.9 MHz
Supply Voltage (VCC) — 5 V (4.75 V to 5.25 V)
Supply Voltage (VCCIO) — 3.3 V or 5 V (per bank)
Technology — CMOS EEPROM, in-system programmable
JTAG (IEEE 1149.1) — Yes - in-system programming
Output Options — Totem-pole or open-drain (per pin)
Dedicated Inputs — 4 global inputs
Trạng thái vòng đời — Obsolete (PDN effective 2017-06-01)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá