EPM7256SQC208-7N vs EPM7256SRC208-10 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM7256SQC208-7N নির্দিষ্ট Altera ও EPM7256SRC208-10 নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM7256SQC208-7N | EPM7256SRC208-10 |
|---|---|---|
| ব্র্যান্ড | Altera | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | MAX 7000S | MAX 7000S |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 256 | — |
| Usable Gates | 5,000 | — |
| Logic Array Blocks (LABs) | 16 | — |
| User I/O Pins | 164 | — |
| Speed Grade | -7 (7.5 ns pin-to-pin) | — |
| Maximum Frequency | 128.2 MHz | — |
| Supply Voltage (VCC) | 5 V | — |
| Technology | CMOS EEPROM | — |
| Configuration Memory | Non-volatile EEPROM (no external config needed) | — |
| প্যাকেজ | 208-pin PQFP (Plastic Quad Flat Pack) | 208-pin RQFP (BFQFP) exposed pad, 28x28 mm |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount |
| অপারেটিং তাপমাত্রা | Commercial (0C to +70C) | 0C to +70C (TA, commercial) |
| JTAG Interface | IEEE 1149.1 boundary-scan (ISP capable) | — |
| Minimum DC Input Voltage | -0.5 V | — |
| Input Undershoot Tolerance | -2.0 V for <100 mA, <20 ns | — |
| RoHS স্ট্যাটাস | Compliant (N suffix = lead-free) | [DATA_NEEDED: RoHS status] |
| Pin-to-Pin Delay (tPD) | 7.5 ns | — |
| Open-Drain Output | Optional per I/O pin | — |
| Number of Macrocells | — | 256 |
| Number of Logic Array Blocks (LABs) | — | 16 |
| Number of Gates | — | 5000 |
| Number of User I/O Pins | — | 164 |
| Maximum Propagation Delay (tPD) | — | 10 ns |
| Maximum Operating Frequency | — | 100 MHz |
| Supply Voltage (Internal) | — | 4.75 V to 5.25 V |
| Programmable Type | — | In System Programmable (ISP, JTAG) |
| Configuration Technology | — | EEPROM |
| Terminal Form | — | Gull Wing |
| Package Shape | — | Square |
| Product Status | — | Obsolete |