EPM9560RC208-10 vs EPM9560RC208-12 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM9560RC208-10 নির্দিষ্ট Intel ও EPM9560RC208-12 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM9560RC208-10 EPM9560RC208-12
ব্র্যান্ড Intel Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete Obsolete
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) EEPROM-based CPLD
Macrocells 560 560
Logic Array Blocks (LABs) 16 —
Maximum User I/O Pins 212 (208-pin package variant) —
Usable Gates 12,000 12000
Pin-to-Pin Delay (tPD) 10 ns —
Maximum Frequency (fMAX) [DATA_NEEDED: internal toggle frequency in MHz] —
Supply Voltage (VCCINT) 5.0 V 5 V
I/O Standards Supported 5.0 V TTL, 3.3 V LVTTL, 2.5 V (multiVolt I/O) —
Configuration Memory EEPROM (in-system programmable via JTAG) EEPROM (non-volatile)
Process Technology 0.30 µm CMOS EEPROM —
অপারেটিং তাপমাত্রা 0C to +70C (commercial) 0C to +70C (commercial)
প্যাকেজ 208-pin RQFP (Plastic Quad Flat Pack) 208-pin RQFP (S-PQFP-G208)
মাউন্টিং টাইপ Surface Mount Surface Mount
Lead-Free [DATA_NEEDED: confirm lead-free status -10 suffix is conventional Pb-containing] —
RoHS স্ট্যাটাস [DATA_NEEDED: not stated in retrieved distributor listings] [DATA_NEEDED: RoHS status]
Programmability JTAG (IEEE 1149.1) in-system programming —
Flip-Flops — 772
User I/O Lines — 153
Propagation Delay (tPD) — 12 ns
সর্বোচ্চ ক্লক ফ্রিকোয়েন্সি — 125 MHz
I/O Voltage Compatibility — 3.3 V or 5 V
Terminal Pitch — 0.50 mm
Logic Array Blocks — 20
Speed Grade — -12 (12 ns)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট