EPM9560RC208-10 vs EPM9560RC208-12 So sánh

So sánh chi tiết song song của EPM9560RC208-10 bằng Intel và EPM9560RC208-12 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560RC208-10 EPM9560RC208-12
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) EEPROM-based CPLD
Macrocells 560 560
Logic Array Blocks (LABs) 16 —
Maximum User I/O Pins 212 (208-pin package variant) —
Usable Gates 12,000 12000
Pin-to-Pin Delay (tPD) 10 ns —
Maximum Frequency (fMAX) [DATA_NEEDED: internal toggle frequency in MHz] —
Supply Voltage (VCCINT) 5.0 V 5 V
I/O Standards Supported 5.0 V TTL, 3.3 V LVTTL, 2.5 V (multiVolt I/O) —
Configuration Memory EEPROM (in-system programmable via JTAG) EEPROM (non-volatile)
Process Technology 0.30 µm CMOS EEPROM —
Nhiệt độ hoạt động 0C to +70C (commercial) 0C to +70C (commercial)
Hộp 208-pin RQFP (Plastic Quad Flat Pack) 208-pin RQFP (S-PQFP-G208)
Kiểu lắp đặt Surface Mount Surface Mount
Lead-Free [DATA_NEEDED: confirm lead-free status -10 suffix is conventional Pb-containing] —
Trạng thái RoHS [DATA_NEEDED: not stated in retrieved distributor listings] [DATA_NEEDED: RoHS status]
Programmability JTAG (IEEE 1149.1) in-system programming —
Flip-Flops — 772
User I/O Lines — 153
Propagation Delay (tPD) — 12 ns
Tần số xung maksimum — 125 MHz
I/O Voltage Compatibility — 3.3 V or 5 V
Terminal Pitch — 0.50 mm
Logic Array Blocks — 20
Speed Grade — -12 (12 ns)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá