EPM9560RC208-10 vs EPM9560RC208-12 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM9560RC208-10 بذریعہ Intel اور EPM9560RC208-12 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM9560RC208-10 EPM9560RC208-12
برانڈ Intel Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) EEPROM-based CPLD
Macrocells 560 560
Logic Array Blocks (LABs) 16 —
Maximum User I/O Pins 212 (208-pin package variant) —
Usable Gates 12,000 12000
Pin-to-Pin Delay (tPD) 10 ns —
Maximum Frequency (fMAX) [DATA_NEEDED: internal toggle frequency in MHz] —
Supply Voltage (VCCINT) 5.0 V 5 V
I/O Standards Supported 5.0 V TTL, 3.3 V LVTTL, 2.5 V (multiVolt I/O) —
Configuration Memory EEPROM (in-system programmable via JTAG) EEPROM (non-volatile)
Process Technology 0.30 µm CMOS EEPROM —
آپریٹنگ درجہ حرارت 0C to +70C (commercial) 0C to +70C (commercial)
پیکیج 208-pin RQFP (Plastic Quad Flat Pack) 208-pin RQFP (S-PQFP-G208)
ماؤنٹنگ ٹائپ Surface Mount Surface Mount
Lead-Free [DATA_NEEDED: confirm lead-free status -10 suffix is conventional Pb-containing] —
RoHS اسٹیٹس [DATA_NEEDED: not stated in retrieved distributor listings] [DATA_NEEDED: RoHS status]
Programmability JTAG (IEEE 1149.1) in-system programming —
Flip-Flops — 772
User I/O Lines — 153
Propagation Delay (tPD) — 12 ns
زیادہ سے زیادہ کلاک فریکوئنسی — 125 MHz
I/O Voltage Compatibility — 3.3 V or 5 V
Terminal Pitch — 0.50 mm
Logic Array Blocks — 20
Speed Grade — -12 (12 ns)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں