EPM9560RC210-20 vs EPM9560RC208-20N তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM9560RC210-20 নির্দিষ্ট Altera ও EPM9560RC208-20N নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

Altera
EPM9560RC210-20 EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 ⚠ শেষ কিনার সময়

বিশিষ্টতা তুলনা

পারামিটার EPM9560RC210-20 EPM9560RC208-20N
ব্র্যান্ড Altera Intel
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস শেষবার কেনার সুযোগ Obsolete
Family MAX 9000 —
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 560 560
Usable Gates 12,000 12,000
Logic Array Blocks (LABs) 16 —
প্যাকেজ RQFP-210 (Power Quad Flat Pack, 0.5mm pitch) 208-pin RQFP (PowerQuad Flat Pack)
Pin-to-Pin Delay (tPD) 20 ns —
Clock-to-Output (tCO) 12 ns —
Maximum User I/O [DATA_NEEDED: 212 I/O per datasheet, package-dependent] —
সাপ্লাই ভোল্টেজ 5 V 5.0 V
Process Technology 0.65 um EEPROM —
In-System Programmability Yes (MAX+PLUS II flow) Yes, via IEEE Std. 1149.1 JTAG
Boundary-Scan (JTAG) IEEE Std 1149.1 compliant —
অপারেটিং তাপমাত্রা [DATA_NEEDED: commercial 0C to 70C typical; industrial variants exist] [DATA_NEEDED: operating temperature range]
মাউন্টিং টাইপ Surface Mount Surface Mount
RoHS স্ট্যাটাস RoHS3 Compliant (per supplier listing) Lead-free (N suffix)
Device Family — MAX 9000 (EPM9560)
Propagation Delay (tPD) — 20 ns
User I/O Pins — 149
Configuration Technology — EEPROM (non-volatile)
JTAG Interface — IEEE Std. 1149.1
Logic Architecture — Multiple Array MatriX (MAX), third-generation CMOS EEPROM
Flip-Flops — 772 (per EPM9560 series data)
Speed Grade — -20 (20 ns)
MSL লেভেল — [DATA_NEEDED: MSL level]

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট