EPM9560RC210-20 vs EPM9560RC208-20N موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM9560RC210-20 بذریعہ Altera اور EPM9560RC208-20N بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

Altera
EPM9560RC210-20 EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 ⚠ آخری بار خریداری

خصوصیات کا موازنہ

پیرامیٹر EPM9560RC210-20 EPM9560RC208-20N
برانڈ Altera Intel
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت آخری بار خریداری Obsolete
Family MAX 9000 —
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 560 560
Usable Gates 12,000 12,000
Logic Array Blocks (LABs) 16 —
پیکیج RQFP-210 (Power Quad Flat Pack, 0.5mm pitch) 208-pin RQFP (PowerQuad Flat Pack)
Pin-to-Pin Delay (tPD) 20 ns —
Clock-to-Output (tCO) 12 ns —
Maximum User I/O [DATA_NEEDED: 212 I/O per datasheet, package-dependent] —
سپلائی وولٹیج 5 V 5.0 V
Process Technology 0.65 um EEPROM —
In-System Programmability Yes (MAX+PLUS II flow) Yes, via IEEE Std. 1149.1 JTAG
Boundary-Scan (JTAG) IEEE Std 1149.1 compliant —
آپریٹنگ درجہ حرارت [DATA_NEEDED: commercial 0C to 70C typical; industrial variants exist] [DATA_NEEDED: operating temperature range]
ماؤنٹنگ ٹائپ Surface Mount Surface Mount
RoHS اسٹیٹس RoHS3 Compliant (per supplier listing) Lead-free (N suffix)
Device Family — MAX 9000 (EPM9560)
Propagation Delay (tPD) — 20 ns
User I/O Pins — 149
Configuration Technology — EEPROM (non-volatile)
JTAG Interface — IEEE Std. 1149.1
Logic Architecture — Multiple Array MatriX (MAX), third-generation CMOS EEPROM
Flip-Flops — 772 (per EPM9560 series data)
Speed Grade — -20 (20 ns)
MSL لیول — [DATA_NEEDED: MSL level]

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں