EPC2LC20N-W vs EPC2LC20NU Vergleich

Detaillierter Direktvergleich von EPC2LC20N-W von Altera und EPC2LC20NU von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPC2LC20N-W EPC2LC20NU
Marke Altera Altera
Kategorie Memory ICs Memory ICs
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $6,45 $8,20
Speichertyp EPROM (UV-erasable, ISP) —
Speichergröße 1.6 Mbit —
Programmable Type In System Programmable —
Configuration Interface Serial (DATA, DCLK, OE, nCS) —
Internal Oscillator Frequency 66.7 MHz —
Supply Voltage (VCC) 3.0 V to 3.6 V, 4.75 V to 5.25 V 3.0 V to 3.6 V
ISP Interface JTAG (IEEE 1149.1) —
Supported FPGA Families APEX 20K, ACEX 1K, Mercury, FLEX 10K, Stratix, Cyclone —
Gehäuse 20-LCC (J-Lead) PLCC-20 20-pin J-lead PLCC (9x9 mm)
Montageart Surface Mount Surface Mount
Packaging Tape & Reel (-W suffix) —
Cascade Support Yes (with other EPC2 devices) Yes - daisy-chain for larger bitstreams
Pin-Anzahl 20 —
Lead-Free / RoHS [DATA_NEEDED: RoHS status for -W variant] Non-LEAD / non-RoHS (NU suffix = matte tin Sn finish, not Pb-free)
Betriebstemperatur [DATA_NEEDED: operating temperature range] 0C to +70C (commercial)
Funktion — In-System Programmable Configuration PROM
Memory Density — 1.6 Mbit
FPGA Interface — Altera serial (4-pin: nCS, DCLK, DATA, nINIT_CONF)
I/O Tolerance — 5 V tolerant inputs (per datasheet, except JTAG pins)
Programming Method — In-system via IEEE 1149.1 JTAG
JTAG Support — Yes (IEEE Std 1149.1 boundary-scan compliant)
Minimum DC Input — -0.3 V (inputs may undershoot to -2.0 V for <20 ns)
Maximum Overshoot — 7.0 V for <100 mA and <20 ns
Compatibility — Altera APEX 20K, APEX II, Mercury, FLEX 10K, ACEX 1K, Cyclone (legacy serial configuration)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern