EPC2LC20N-W vs EPC2LC20NU So sánh

So sánh chi tiết song song của EPC2LC20N-W bằng Altera và EPC2LC20NU bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPC2LC20N-W EPC2LC20NU
Thương hiệu Altera Altera
Danh mục Memory ICs Memory ICs
Trạng thái vòng đời Obsolete Obsolete
Kiểu bộ nhớ EPROM (UV-erasable, ISP) —
Kích thước bộ nhớ 1.6 Mbit —
Programmable Type In System Programmable —
Configuration Interface Serial (DATA, DCLK, OE, nCS) —
Internal Oscillator Frequency 66.7 MHz —
Supply Voltage (VCC) 3.0 V to 3.6 V, 4.75 V to 5.25 V 3.0 V to 3.6 V
ISP Interface JTAG (IEEE 1149.1) —
Supported FPGA Families APEX 20K, ACEX 1K, Mercury, FLEX 10K, Stratix, Cyclone —
Hộp 20-LCC (J-Lead) PLCC-20 20-pin J-lead PLCC (9x9 mm)
Kiểu lắp đặt Surface Mount Surface Mount
Packaging Tape & Reel (-W suffix) —
Cascade Support Yes (with other EPC2 devices) Yes - daisy-chain for larger bitstreams
Số chân 20 —
Lead-Free / RoHS [DATA_NEEDED: RoHS status for -W variant] Non-LEAD / non-RoHS (NU suffix = matte tin Sn finish, not Pb-free)
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] 0C to +70C (commercial)
Chức năng — In-System Programmable Configuration PROM
Memory Density — 1.6 Mbit
FPGA Interface — Altera serial (4-pin: nCS, DCLK, DATA, nINIT_CONF)
I/O Tolerance — 5 V tolerant inputs (per datasheet, except JTAG pins)
Programming Method — In-system via IEEE 1149.1 JTAG
JTAG Support — Yes (IEEE Std 1149.1 boundary-scan compliant)
Minimum DC Input — -0.3 V (inputs may undershoot to -2.0 V for <20 ns)
Maximum Overshoot — 7.0 V for <100 mA and <20 ns
Compatibility — Altera APEX 20K, APEX II, Mercury, FLEX 10K, ACEX 1K, Cyclone (legacy serial configuration)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá