EPM5192LI-2 vs EPM5192LI-1 Vergleich

Detaillierter Direktvergleich von EPM5192LI-2 von Altera und EPM5192LI-1 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM5192LI-2 EPM5192LI-1
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $7,90 $16,40
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable/OTP Complex PLD) EPLD (UV-Erasable/OTP Complex PLD)
Macrocells 192 192
Logic Array Blocks (LABs) 12 —
User I/O 64 —
Total Inputs 72 (7 dedicated + 64 I/O) —
Propagation Delay (tpd) 55 ns (max) —
Maximum Internal Frequency 100 MHz —
Versorgungsspannung 4.5 V to 5.5 V 5 V
Betriebstemperatur -40 C to +85 C (industrial) [DATA_NEEDED: industrial vs military range]
Typical Power Dissipation 600 mW at 5 V / 25 C —
Technology CMOS, UV-erasable / OTP —
Gehäuse 84-pin PLCC (J-lead), JEDEC S-PQCC-J84 —
Montageart Surface Mount Surface Mount (JLCC with J-leads)
RoHS-Status [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status of ceramic LI variant]
Design Toolchain Altera MAX+plus II —
Usable Gates — 3,750
Maximum Toggle Frequency — 40 MHz
Propagation Delay (tPD) — [DATA_NEEDED: tPD in ns at -1 grade]
User I/O Pins — [DATA_NEEDED: user I/O count for JLCC variant]
Package Type — JLCC (windowed, ceramic, UV-erasable)
Process Technology — CMOS EPROM, UV-erasable
Speed Grade — -1
Pin-Anzahl — [DATA_NEEDED: pin count of LI package]
MSL-Level — [DATA_NEEDED: MSL level]
Lead Free — [DATA_NEEDED: lead-free]
Programmable Interconnect — Programmable Interconnect Array (PIA)
Architecture — EEPROM/EPROM-based, non-volatile, instant-on

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern