EPM5192LI-2 vs EPM5192LI-1 Comparación

Comparación detallada lado a lado de EPM5192LI-2 por Altera y EPM5192LI-1 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192LI-2 EPM5192LI-1
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $7,90 $16,40
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable/OTP Complex PLD) EPLD (UV-Erasable/OTP Complex PLD)
Macrocells 192 192
Logic Array Blocks (LABs) 12 —
User I/O 64 —
Total Inputs 72 (7 dedicated + 64 I/O) —
Propagation Delay (tpd) 55 ns (max) —
Maximum Internal Frequency 100 MHz —
Tensión de alimentación 4.5 V to 5.5 V 5 V
Temperatura de funcionamiento -40 C to +85 C (industrial) [DATA_NEEDED: industrial vs military range]
Typical Power Dissipation 600 mW at 5 V / 25 C —
Technology CMOS, UV-erasable / OTP —
Encapsulado 84-pin PLCC (J-lead), JEDEC S-PQCC-J84 —
Tipo de montaje Surface Mount Surface Mount (JLCC with J-leads)
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status of ceramic LI variant]
Design Toolchain Altera MAX+plus II —
Usable Gates — 3,750
Maximum Toggle Frequency — 40 MHz
Propagation Delay (tPD) — [DATA_NEEDED: tPD in ns at -1 grade]
User I/O Pins — [DATA_NEEDED: user I/O count for JLCC variant]
Package Type — JLCC (windowed, ceramic, UV-erasable)
Process Technology — CMOS EPROM, UV-erasable
Speed Grade — -1
Recuento de pines — [DATA_NEEDED: pin count of LI package]
Nivel MSL — [DATA_NEEDED: MSL level]
Lead Free — [DATA_NEEDED: lead-free]
Programmable Interconnect — Programmable Interconnect Array (PIA)
Architecture — EEPROM/EPROM-based, non-volatile, instant-on

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización