EPM5192LI-2 vs EPM5192LI-1 Comparação

Comparação detalhada lado a lado de EPM5192LI-2 por Altera e EPM5192LI-1 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5192LI-2 EPM5192LI-1
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $7,90 $16,40
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable/OTP Complex PLD) EPLD (UV-Erasable/OTP Complex PLD)
Macrocells 192 192
Logic Array Blocks (LABs) 12 —
User I/O 64 —
Total Inputs 72 (7 dedicated + 64 I/O) —
Propagation Delay (tpd) 55 ns (max) —
Maximum Internal Frequency 100 MHz —
Tensão de alimentação 4.5 V to 5.5 V 5 V
Temperatura de operação -40 C to +85 C (industrial) [DATA_NEEDED: industrial vs military range]
Typical Power Dissipation 600 mW at 5 V / 25 C —
Technology CMOS, UV-erasable / OTP —
Encapsulamento 84-pin PLCC (J-lead), JEDEC S-PQCC-J84 —
Tipo de montagem Surface Mount Surface Mount (JLCC with J-leads)
Status RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status of ceramic LI variant]
Design Toolchain Altera MAX+plus II —
Usable Gates — 3,750
Maximum Toggle Frequency — 40 MHz
Propagation Delay (tPD) — [DATA_NEEDED: tPD in ns at -1 grade]
User I/O Pins — [DATA_NEEDED: user I/O count for JLCC variant]
Package Type — JLCC (windowed, ceramic, UV-erasable)
Process Technology — CMOS EPROM, UV-erasable
Speed Grade — -1
Contagem de pinos — [DATA_NEEDED: pin count of LI package]
Nível MSL — [DATA_NEEDED: MSL level]
Lead Free — [DATA_NEEDED: lead-free]
Programmable Interconnect — Programmable Interconnect Array (PIA)
Architecture — EEPROM/EPROM-based, non-volatile, instant-on

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação