EP2SGX130GF40C4NGB vs EP2SGX130GF40C4NES Comparación

Comparación detallada lado a lado de EP2SGX130GF40C4NGB por Intel y EP2SGX130GF40C4NES por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP2SGX130GF40C4NGB EP2SGX130GF40C4NES
Marca Intel Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Última compra
Estado del stock In Stock In Stock
Precio unitario (USD) $640,00 $1.380,00
Series Stratix II GX —
Family Enhanced Configuration (EPC) Devices Stratix II GX
Logic Elements 132,540 132,540
Logic Array Blocks (LABs) 6,627 —
User I/O Pins 734 734
Encapsulado 1508-ball FBGA (GF40) —
Terminal Pitch 1.00 mm —
Speed Grade C4 C4 (speed grade -4)
Temperature Grade Commercial (0C to 85C) —
Transceivers Up to 20 multi-gigabit transceivers —
Max Transceiver Data Rate 6.375 Gbps —
PLLs 8 —
On-chip Memory TriMatrix memory (block RAM + distributed RAM) —
DSP Blocks Yes (embedded multipliers) Yes (variable, see datasheet)
Configuration Enhanced / EPC mode —
Estado RoHS [DATA_NEEDED: RoHS status] —
Logic Blocks / ALMs — Approximately 53,000 ALMs
Process Technology — 90 nm CMOS
Core Voltage — 1.2 V
Maximum Transceiver Data Rate — 6.375 Gbps
Transceiver Channels — Up to 20 (4 to 20, device-dependent)
Total Package Pins — 1508 (FC-FBGA ball grid)
Package Code — GF40 (FC-FBGA, 40x40 mm, 1.0 mm pitch)
Internal Operating Frequency — Up to 717 MHz
Embedded Memory — Approximately 4.5 Mbits (TriMatrix)
PLL Blocks — 8
Tipo de montaje — Surface Mount (flip-chip BGA)
Lead-Free / RoHS — Yes (LEAD FREE per datasheet family code)
Nivel MSL — Per JEDEC J-STD-020, typically MSL-4 or higher [DATA_NEEDED: exact MSL level]
Temperatura de funcionamiento — Commercial Extended (per N suffix)
JEDEC Standard Reference — MS-034AAU-1

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización