EP2SGX130GF40C4NGB vs EP2SGX130GF40C4NES Comparaison

Comparaison détaillée côte à côte de EP2SGX130GF40C4NGB par Intel et EP2SGX130GF40C4NES par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP2SGX130GF40C4NGB EP2SGX130GF40C4NES
Marque Intel Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $640,00 $1 380,00
Series Stratix II GX —
Family Enhanced Configuration (EPC) Devices Stratix II GX
Logic Elements 132,540 132,540
Logic Array Blocks (LABs) 6,627 —
User I/O Pins 734 734
Boîtier 1508-ball FBGA (GF40) —
Terminal Pitch 1.00 mm —
Speed Grade C4 C4 (speed grade -4)
Temperature Grade Commercial (0C to 85C) —
Transceivers Up to 20 multi-gigabit transceivers —
Max Transceiver Data Rate 6.375 Gbps —
PLLs 8 —
On-chip Memory TriMatrix memory (block RAM + distributed RAM) —
DSP Blocks Yes (embedded multipliers) Yes (variable, see datasheet)
Configuration Enhanced / EPC mode —
Statut RoHS [DATA_NEEDED: RoHS status] —
Logic Blocks / ALMs — Approximately 53,000 ALMs
Process Technology — 90 nm CMOS
Core Voltage — 1.2 V
Maximum Transceiver Data Rate — 6.375 Gbps
Transceiver Channels — Up to 20 (4 to 20, device-dependent)
Total Package Pins — 1508 (FC-FBGA ball grid)
Package Code — GF40 (FC-FBGA, 40x40 mm, 1.0 mm pitch)
Internal Operating Frequency — Up to 717 MHz
Embedded Memory — Approximately 4.5 Mbits (TriMatrix)
PLL Blocks — 8
Type de montage — Surface Mount (flip-chip BGA)
Lead-Free / RoHS — Yes (LEAD FREE per datasheet family code)
Niveau MSL — Per JEDEC J-STD-020, typically MSL-4 or higher [DATA_NEEDED: exact MSL level]
Température de fonctionnement — Commercial Extended (per N suffix)
JEDEC Standard Reference — MS-034AAU-1

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis