EP610JI-30 vs EP610LC-35 Comparación

Comparación detallada lado a lado de EP610JI-30 por Altera y EP610LC-35 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP610JI-30 EP610LC-35
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,40 $9,95
Family Altera Classic EPLD (EP610) Altera Classic EPLD
Device Type UV Erasable Programmable Logic Device (EPLD) —
Macrocells 16 16
Propagation Delay (tpd) 30 ns (max) 37 ns
Pipelined Data Rate Up to 100 MHz —
Product Terms 160 —
Dedicated Inputs 4 —
I/O Pins 16 —
External Clocks 2 —
Tensión de alimentación 5 V (single supply) —
Process Technology CMOS —
Encapsulado CQCC28 (windowed ceramic JLCC, J-bend) 28-pin PLCC (J-lead)
Package Code JLCC-28 / CQCC28 —
Erasure Method Ultraviolet (UV) via top window —
Programming Altera Logic Programmer compatible —
Temperatura de funcionamiento -40C to +85C (industrial, per EP610 family suffix convention) Commercial (0C to +70C) [DATA_NEEDED: exact grade letter]
Tipo de montaje Surface Mount (JLCC) Surface Mount
Estado RoHS [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS] [DATA_NEEDED: rohs_status]
Lead-Free [DATA_NEEDED: lead-free status] [DATA_NEEDED: lead_free]
Device Series — EP610
Usable Gates — 300
Supply Voltage (Vcc) — 5 V
Technology — CMOS EEPROM (one-time-programmable plastic)
Speed Grade — -35 (slowest EP610)
Programmable Pins — 24 input / 16 output (shared macrocells)
Nivel MSL — [DATA_NEEDED: msl_level]
Programming Tool — MAX+PLUS II development system

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización