EP610JI-30 vs EP610LC-35 Comparação

Comparação detalhada lado a lado de EP610JI-30 por Altera e EP610LC-35 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP610JI-30 EP610LC-35
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $9,40 $9,95
Family Altera Classic EPLD (EP610) Altera Classic EPLD
Device Type UV Erasable Programmable Logic Device (EPLD) —
Macrocells 16 16
Propagation Delay (tpd) 30 ns (max) 37 ns
Pipelined Data Rate Up to 100 MHz —
Product Terms 160 —
Dedicated Inputs 4 —
I/O Pins 16 —
External Clocks 2 —
Tensão de alimentação 5 V (single supply) —
Process Technology CMOS —
Encapsulamento CQCC28 (windowed ceramic JLCC, J-bend) 28-pin PLCC (J-lead)
Package Code JLCC-28 / CQCC28 —
Erasure Method Ultraviolet (UV) via top window —
Programming Altera Logic Programmer compatible —
Temperatura de operação -40C to +85C (industrial, per EP610 family suffix convention) Commercial (0C to +70C) [DATA_NEEDED: exact grade letter]
Tipo de montagem Surface Mount (JLCC) Surface Mount
Status RoHS [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS] [DATA_NEEDED: rohs_status]
Lead-Free [DATA_NEEDED: lead-free status] [DATA_NEEDED: lead_free]
Device Series — EP610
Usable Gates — 300
Supply Voltage (Vcc) — 5 V
Technology — CMOS EEPROM (one-time-programmable plastic)
Speed Grade — -35 (slowest EP610)
Programmable Pins — 24 input / 16 output (shared macrocells)
Nível MSL — [DATA_NEEDED: msl_level]
Programming Tool — MAX+PLUS II development system

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação