EP610JI-30 vs EP610LC-35 比較

詳細な並列比較: EP610JI-30 メーカー: Altera および EP610LC-35 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EP610JI-30 EP610LC-35
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 NRND Obsolete
在庫状況 In Stock In Stock
単価(USD) $9.40 $9.95
Family Altera Classic EPLD (EP610) Altera Classic EPLD
Device Type UV Erasable Programmable Logic Device (EPLD) —
Macrocells 16 16
Propagation Delay (tpd) 30 ns (max) 37 ns
Pipelined Data Rate Up to 100 MHz —
Product Terms 160 —
Dedicated Inputs 4 —
I/O Pins 16 —
External Clocks 2 —
電源電圧 5 V (single supply) —
Process Technology CMOS —
パッケージ CQCC28 (windowed ceramic JLCC, J-bend) 28-pin PLCC (J-lead)
Package Code JLCC-28 / CQCC28 —
Erasure Method Ultraviolet (UV) via top window —
Programming Altera Logic Programmer compatible —
動作温度 -40C to +85C (industrial, per EP610 family suffix convention) Commercial (0C to +70C) [DATA_NEEDED: exact grade letter]
実装タイプ Surface Mount (JLCC) Surface Mount
RoHS ステータス [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS] [DATA_NEEDED: rohs_status]
Lead-Free [DATA_NEEDED: lead-free status] [DATA_NEEDED: lead_free]
Device Series — EP610
Usable Gates — 300
Supply Voltage (Vcc) — 5 V
Technology — CMOS EEPROM (one-time-programmable plastic)
Speed Grade — -35 (slowest EP610)
Programmable Pins — 24 input / 16 output (shared macrocells)
MSLレベル — [DATA_NEEDED: msl_level]
Programming Tool — MAX+PLUS II development system

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼