EP610JI-30 vs EP610LC-35 Comparaison

Comparaison détaillée côte à côte de EP610JI-30 par Altera et EP610LC-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610JI-30 EP610LC-35
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,40 $9,95
Family Altera Classic EPLD (EP610) Altera Classic EPLD
Device Type UV Erasable Programmable Logic Device (EPLD) —
Macrocells 16 16
Propagation Delay (tpd) 30 ns (max) 37 ns
Pipelined Data Rate Up to 100 MHz —
Product Terms 160 —
Dedicated Inputs 4 —
I/O Pins 16 —
External Clocks 2 —
Tension d'alimentation 5 V (single supply) —
Process Technology CMOS —
Boîtier CQCC28 (windowed ceramic JLCC, J-bend) 28-pin PLCC (J-lead)
Package Code JLCC-28 / CQCC28 —
Erasure Method Ultraviolet (UV) via top window —
Programming Altera Logic Programmer compatible —
Température de fonctionnement -40C to +85C (industrial, per EP610 family suffix convention) Commercial (0C to +70C) [DATA_NEEDED: exact grade letter]
Type de montage Surface Mount (JLCC) Surface Mount
Statut RoHS [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS] [DATA_NEEDED: rohs_status]
Lead-Free [DATA_NEEDED: lead-free status] [DATA_NEEDED: lead_free]
Device Series — EP610
Usable Gates — 300
Supply Voltage (Vcc) — 5 V
Technology — CMOS EEPROM (one-time-programmable plastic)
Speed Grade — -35 (slowest EP610)
Programmable Pins — 24 input / 16 output (shared macrocells)
Niveau MSL — [DATA_NEEDED: msl_level]
Programming Tool — MAX+PLUS II development system

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis