EP610LI-15 vs EP610IDC-15 Comparación

Comparación detallada lado a lado de EP610LI-15 por Altera y EP610IDC-15 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP610LI-15 EP610IDC-15
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Última compra Última compra
Estado del stock In Stock In Stock
Precio unitario (USD) $48,50 $9,95
Device Family Classic EPLD EP610 Altera Classic EPLD
Macrocells 16 16
Propagation Delay (tPD) 15 ns 15 ns
Counter Frequency (fCNT) 83.3 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 4.75 V to 5.25 V (5 V nominal)
Temperatura de funcionamiento 0 C to +70 C (commercial, "I" grade) 0C to +70C (commercial)
Process Technology CMOS EPROM (UV-erasable) CMOS, UV-erasable / OTP
Encapsulado 24-pin ceramic DIP, side-brazed, windowed (DIP-24) 24-pin CerDIP (ceramic DIP)
Recuento de pines 24 —
Programming Method UV erase + EPROM programmer —
Logic Blocks AND/OR array, 16 output macrocells —
I/O Standard TTL/CMOS compatible —
Tipo de salida 3-state —
Estado RoHS Non-compliant (ceramic DIP, SnPb finish typical) [DATA_NEEDED: RoHS status of CerDIP variant]
Manufacturer (current) Rochester Electronics (authorized Altera legacy distributor) —
Nivel MSL [DATA_NEEDED: MSL level] —
Usable Gates — 300
Maximum Frequency — 66 MHz
Tipo de montaje — Through-hole
I/O Pins — 24 (per package; macrocell-programmable)
Logic-Block Architecture — AND/OR macrocell array with programmable flip-flops
Program/Erase — UV-erasable, OTP-compatible
Development Tool — MAX+PLUS II
Programming Current — 11.0 mA typical (per Classic family datasheet)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización