EP910DC-30 vs EP910DI-35 Comparación

Comparación detallada lado a lado de EP910DC-30 por Intel y EP910DI-35 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP910DC-30 EP910DI-35
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $15,60 $35,20
Family Classic EPLD (EP910 series) Altera Classic EPLD
Architecture PAL-type AND-OR sum-of-products, CMOS —
Gate Count 900 usable gates —
Macrocells 24 24
Propagation Delay (tPD) 30 ns (max) 35 ns
Clock Frequency (fCNT) 33.3 MHz —
Dedicated Inputs 36 10
Outputs (Macrocells) 24 —
External Clock Pins 2 (CLK1, CLK2) —
Tensión de alimentación 5 V —
Process Technology CMOS —
Programming Method UV-Erasable / OTP EPROM programmer + JEDEC fuse map
Encapsulado DIP-40 (through-hole, 600 mil) CDIP-40 (Ceramic DIP with UV window)
Temperatura de funcionamiento 0C to +70C (commercial) -40C to +85C (industrial)
Tipo de montaje Through-Hole Through-Hole
Product Type — EPLD (Erasable Programmable Logic Device)
Usable Gates — 450
Maximum Toggle Frequency (fCNT) — 28.6 MHz
Supply Voltage (VCC) — 4.75 V to 5.25 V (5 V nominal)
Supply Current (ICC) — 40 mA typical
Bidirectional I/O Pins — 20
Total Pins — 40
Technology — CMOS, UV-erasable EPROM
Erasure Method — UV light through quartz window
Estado RoHS — [DATA_NEEDED: RoHS status - ceramic CDIP legacy parts are typically non-compliant unless specified]
Logic Family — PAL-type AND/OR array with D flip-flops
Manufacturer — Original Altera; long-term authorized by Rochester Electronics, LLC

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización