EP910DC-30 vs EP910DI-35 Comparaison

Comparaison détaillée côte à côte de EP910DC-30 par Intel et EP910DI-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910DC-30 EP910DI-35
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $15,60 $35,20
Family Classic EPLD (EP910 series) Altera Classic EPLD
Architecture PAL-type AND-OR sum-of-products, CMOS —
Gate Count 900 usable gates —
Macrocells 24 24
Propagation Delay (tPD) 30 ns (max) 35 ns
Clock Frequency (fCNT) 33.3 MHz —
Dedicated Inputs 36 10
Outputs (Macrocells) 24 —
External Clock Pins 2 (CLK1, CLK2) —
Tension d'alimentation 5 V —
Process Technology CMOS —
Programming Method UV-Erasable / OTP EPROM programmer + JEDEC fuse map
Boîtier DIP-40 (through-hole, 600 mil) CDIP-40 (Ceramic DIP with UV window)
Température de fonctionnement 0C to +70C (commercial) -40C to +85C (industrial)
Type de montage Through-Hole Through-Hole
Product Type — EPLD (Erasable Programmable Logic Device)
Usable Gates — 450
Maximum Toggle Frequency (fCNT) — 28.6 MHz
Supply Voltage (VCC) — 4.75 V to 5.25 V (5 V nominal)
Supply Current (ICC) — 40 mA typical
Bidirectional I/O Pins — 20
Total Pins — 40
Technology — CMOS, UV-erasable EPROM
Erasure Method — UV light through quartz window
Statut RoHS — [DATA_NEEDED: RoHS status - ceramic CDIP legacy parts are typically non-compliant unless specified]
Logic Family — PAL-type AND/OR array with D flip-flops
Manufacturer — Original Altera; long-term authorized by Rochester Electronics, LLC

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis