EPM5032DM883B vs EPM5032DC20 Comparación

Comparación detallada lado a lado de EPM5032DM883B por Altera y EPM5032DC20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5032DM883B EPM5032DC20
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $64,50 $8,20
Family MAX 5000 (Classic EPLD) —
Macrocells 32 32
Logic Elements 32 macrocells (MAX architecture) —
Technology UV-erasable EPROM cell —
Propagation Delay (tPD) [DATA_NEEDED: tPD in ns] 20 ns
Maximum Counter Frequency (fCNT) [DATA_NEEDED: fCNT in MHz] —
Supply Voltage (VCC) 5 V (nominal, TTL-compatible I/O) 5 V (4.75 V to 5.25 V)
Temperatura de funcionamiento MILITARY (per /883B screen) [DATA_NEEDED: operating temperature range]
MIL-STD-883 Screening Class B (DM/883B) —
Package Type WDIP-28 (ceramic DIP with quartz window) —
Recuento de pines 28 —
Tipo de montaje Through-Hole Through-Hole (DIP)
Terminal Form Through-Hole —
Package Shape RECTANGULAR —
Programming Method Programmer + UV erase —
Estado RoHS [DATA_NEEDED: lead-bearing ceramic; likely non-compliant] [DATA_NEEDED: RoHS compliance]
Device Family — MAX 5000
Product Type — UV-erasable PLD (CPLD class)
Usable Gates — 600
Maximum Frequency (Fmax) — 71.4 MHz
Dedicated Inputs — 7
I/O Pins — 16 (bidirectional)
Total Inputs (max) — 24
Output Macrocells — 16
Clock Inputs — 1 (global)
Architecture — PAL-type with Programmable Interconnect Array (PIA)
Process Technology — CMOS
Encapsulado — 20-pin Ceramic DIP (DC) with UV window

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización