EPM9400RC208-20 vs EPM9320RC208-20 Comparación

Comparación detallada lado a lado de EPM9400RC208-20 por Altera y EPM9320RC208-20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9400RC208-20 EPM9320RC208-20
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $60,49 $21,90
Family MAX 9000 MAX 9000
Programmable Type In System Programmable (ISP) —
Macro Cells 400 —
Usable Gates 8,000 6,000
Pin-to-Pin Propagation Delay 20 ns —
Maximum Operating Frequency 100 MHz —
Supply Voltage (Internal) 4.75 V to 5.25 V —
Configuration Technology EEPROM-based (non-volatile) —
JTAG Interface IEEE Std. 1149.1 —
Encapsulado 208-pin RQFP (28x28 mm) 208-RQFP, exposed pad (208-BFQFP)
Supplier Device Package 208-RQFP —
Tipo de montaje Surface Mount Surface Mount
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] 0 °C to 70 °C (commercial)
Number of I/O Pins [DATA_NEEDED: user I/O count] —
Estado RoHS [DATA_NEEDED: RoHS compliance] —
Nivel MSL [DATA_NEEDED: moisture sensitivity level] —
Speed Grade -20 (20 ns) —
Device Type — CPLD (Complex Programmable Logic Device)
Macrocells — 320
Logic Array Blocks (LABs) — 20
Maximum I/O Pins — 132
Propagation Delay (tPD max) — 20 ns
Supply Voltage (VCCINT) — 4.75 V to 5.25 V
Programming Technology — EEPROM, in-system programmable (ISP)
Boundary-Scan Interface — IEEE Std. 1149.1 (JTAG)
Architecture — Multiple Array Matrix (MAX), 3rd generation
Process Technology — CMOS, 5.0 V EEPROM
Reprogrammability — Yes, unlimited ISP cycles

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización