EPM9400RC208-20 vs EPM9320RC208-20 Comparação

Comparação detalhada lado a lado de EPM9400RC208-20 por Altera e EPM9320RC208-20 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM9400RC208-20 EPM9320RC208-20
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $60,49 $21,90
Family MAX 9000 MAX 9000
Programmable Type In System Programmable (ISP) —
Macro Cells 400 —
Usable Gates 8,000 6,000
Pin-to-Pin Propagation Delay 20 ns —
Maximum Operating Frequency 100 MHz —
Supply Voltage (Internal) 4.75 V to 5.25 V —
Configuration Technology EEPROM-based (non-volatile) —
JTAG Interface IEEE Std. 1149.1 —
Encapsulamento 208-pin RQFP (28x28 mm) 208-RQFP, exposed pad (208-BFQFP)
Supplier Device Package 208-RQFP —
Tipo de montagem Surface Mount Surface Mount
Temperatura de operação [DATA_NEEDED: operating temperature range] 0 °C to 70 °C (commercial)
Number of I/O Pins [DATA_NEEDED: user I/O count] —
Status RoHS [DATA_NEEDED: RoHS compliance] —
Nível MSL [DATA_NEEDED: moisture sensitivity level] —
Speed Grade -20 (20 ns) —
Device Type — CPLD (Complex Programmable Logic Device)
Macrocells — 320
Logic Array Blocks (LABs) — 20
Maximum I/O Pins — 132
Propagation Delay (tPD max) — 20 ns
Supply Voltage (VCCINT) — 4.75 V to 5.25 V
Programming Technology — EEPROM, in-system programmable (ISP)
Boundary-Scan Interface — IEEE Std. 1149.1 (JTAG)
Architecture — Multiple Array Matrix (MAX), 3rd generation
Process Technology — CMOS, 5.0 V EEPROM
Reprogrammability — Yes, unlimited ISP cycles

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação