EPM9400RC208-20 vs EPM9320RC208-20 Comparaison

Comparaison détaillée côte à côte de EPM9400RC208-20 par Altera et EPM9320RC208-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9400RC208-20 EPM9320RC208-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $60,49 $21,90
Family MAX 9000 MAX 9000
Programmable Type In System Programmable (ISP) —
Macro Cells 400 —
Usable Gates 8,000 6,000
Pin-to-Pin Propagation Delay 20 ns —
Maximum Operating Frequency 100 MHz —
Supply Voltage (Internal) 4.75 V to 5.25 V —
Configuration Technology EEPROM-based (non-volatile) —
JTAG Interface IEEE Std. 1149.1 —
Boîtier 208-pin RQFP (28x28 mm) 208-RQFP, exposed pad (208-BFQFP)
Supplier Device Package 208-RQFP —
Type de montage Surface Mount Surface Mount
Température de fonctionnement [DATA_NEEDED: operating temperature range] 0 °C to 70 °C (commercial)
Number of I/O Pins [DATA_NEEDED: user I/O count] —
Statut RoHS [DATA_NEEDED: RoHS compliance] —
Niveau MSL [DATA_NEEDED: moisture sensitivity level] —
Speed Grade -20 (20 ns) —
Device Type — CPLD (Complex Programmable Logic Device)
Macrocells — 320
Logic Array Blocks (LABs) — 20
Maximum I/O Pins — 132
Propagation Delay (tPD max) — 20 ns
Supply Voltage (VCCINT) — 4.75 V to 5.25 V
Programming Technology — EEPROM, in-system programmable (ISP)
Boundary-Scan Interface — IEEE Std. 1149.1 (JTAG)
Architecture — Multiple Array Matrix (MAX), 3rd generation
Process Technology — CMOS, 5.0 V EEPROM
Reprogrammability — Yes, unlimited ISP cycles

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis