EP910PI-20T vs EP910PI-20 Comparaison

Comparaison détaillée côte à côte de EP910PI-20T par Intel et EP910PI-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910PI-20T EP910PI-20
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,95 $9,75
Family Altera Classic EPLD —
Device EP910 —
Number of Macrocells 24 —
Number of Usable Gates [DATA_NEEDED: usable gate count] —
Propagation Delay (tpd) 20 ns —
Maximum Toggle Frequency 62.5 MHz —
Number of Dedicated Inputs 12 —
Number of I/O Pins 20 —
Nombre de broches 40 —
Boîtier PDIP-40 (PI) PDIP-40 (PI suffix)
Type de montage Through-Hole (DIP) Through-Hole
Technology CMOS EPROM (UV-erasable) CMOS EPROM (UV-erasable windowed variants available)
Température de fonctionnement [DATA_NEEDED: operating temperature range] -40C to +85C (industrial)
Programming Standard EPROM programmer, JEDEC map —
Statut RoHS unknown unknown
Statut du cycle de vie Not Recommended for New Designs (NRND) —
Device Family — Altera Classic EPLD Family
Macrocells — 24
Propagation Delay (tPD) — 20 ns
Supply Voltage (VCC) — 5 V (+/- 5%)
Configuration Method — Non-volatile EPROM (no boot PROM required)
Dedicated Inputs — 12
Bidirectional I/O Pins — 24
Maximum Counter Frequency — 125 MHz
Output Drive Current (IOL) — 24 mA (TTL-compatible)
Programmable Polarity — Yes (XOR gate per macrocell)
Macrocell Flip-Flop — Yes (D-type, programmable)
Power Dissipation — [DATA_NEEDED: typical power dissipation in mW]
Programming Interface — JEDEC file via Altera programming hardware
MIL-STD-883 Variant — EP910DM/883B (separate part number)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis