EPM3128ATC100-10N vs EPM3128ATC144-10 Comparaison

Comparaison détaillée côte à côte de EPM3128ATC100-10N par Altera et EPM3128ATC144-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3128ATC100-10N EPM3128ATC144-10
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $5,20 $6,20
Family MAX 3000A MAX 3000A
Product Type CPLD (Complex Programmable Logic Device) —
Macro Cells 128 128
Usable Gates 2500 2,500 (typical)
Number of I/O 80 —
Logic Elements / Blocks 8 LABs (16 macrocells each) —
Propagation Delay (tPD) 10 ns 10 ns (speed grade -10)
Maximum Internal Frequency (fMAX) 98 MHz —
Supply Voltage VCCINT 3.3 V —
I/O Bank Voltage VCCIO 3.3 V or 2.5 V (selectable) —
Configuration Memory CMOS EEPROM (non-volatile, instant-on) EEPROM (non-volatile, instant-on)
In-System Programming IEEE Std. 1532-compliant ISP via JTAG —
Boîtier 100-pin TQFP (14 x 14 x 1.0 mm) 144-pin TQFP (TQ144)
Température de fonctionnement 0 °C to +70 °C (commercial) 0C to +70C (commercial)
Type de montage Surface Mount Surface Mount
Statut RoHS Compliant Compliant
Lead-Free Yes Yes
Niveau MSL 3 (per JEDEC J-STD-020) —
Device Type — CPLD (Complex Programmable Logic Device)
User I/Os — 96
Logic Elements / LABs — 4 Logic Array Blocks
Counter Frequency (fCNT) — Up to 227.3 MHz
Supply Voltage (VCCINT) — 3.3 V
MultiVolt I/O Interface — 1.5V / 1.8V / 2.5V / 3.3V
In-System Programmability — IEEE Std. 1532 compliant
Boundary-Scan Test — IEEE Std. 1149.1 (JTAG)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis