EPM3128ATI100-5N vs EPM3128ATC100-10N Comparaison

Comparaison détaillée côte à côte de EPM3128ATI100-5N par Intel et EPM3128ATC100-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3128ATI100-5N EPM3128ATC100-10N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Actif NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $11,45 $5,20
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 128 —
Logic Array Blocks (LABs) 8 (16 macrocells per LAB) —
User I/O Pins 80 —
Pin-to-Pin Delay (tPD) 5.0 ns —
Supply Voltage (VCCINT) 3.3 V —
I/O Standard 3.3 V LVCMOS / LVTTL, 5.0 V tolerant inputs —
Programming Method In-System Programmable via IEEE Std. 1532 (JTAG) —
Température de fonctionnement -40C to +85C (Industrial) 0 °C to +70 °C (commercial)
Boîtier 100-pin TQFP 100-pin TQFP (14 x 14 x 1.0 mm)
Type de montage Surface Mount Surface Mount
Configuration Memory Non-volatile EEPROM CMOS EEPROM (non-volatile, instant-on)
JTAG Support IEEE 1149.1 boundary scan —
Statut RoHS Compliant (lead-free TQFP package) Compliant
Product Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 128
Usable Gates — 2500
Number of I/O — 80
Logic Elements / Blocks — 8 LABs (16 macrocells each)
Propagation Delay (tPD) — 10 ns
Maximum Internal Frequency (fMAX) — 98 MHz
Supply Voltage VCCINT — 3.3 V
I/O Bank Voltage VCCIO — 3.3 V or 2.5 V (selectable)
In-System Programming — IEEE Std. 1532-compliant ISP via JTAG
Lead-Free — Yes
Niveau MSL — 3 (per JEDEC J-STD-020)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis