EPM3128ATI100-5N vs EPM3128ATC100-10N Comparação

Comparação detalhada lado a lado de EPM3128ATI100-5N por Intel e EPM3128ATC100-10N por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3128ATI100-5N EPM3128ATC100-10N
Marca Intel Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Ativo NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $11,45 $5,20
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 128 —
Logic Array Blocks (LABs) 8 (16 macrocells per LAB) —
User I/O Pins 80 —
Pin-to-Pin Delay (tPD) 5.0 ns —
Supply Voltage (VCCINT) 3.3 V —
I/O Standard 3.3 V LVCMOS / LVTTL, 5.0 V tolerant inputs —
Programming Method In-System Programmable via IEEE Std. 1532 (JTAG) —
Temperatura de operação -40C to +85C (Industrial) 0 °C to +70 °C (commercial)
Encapsulamento 100-pin TQFP 100-pin TQFP (14 x 14 x 1.0 mm)
Tipo de montagem Surface Mount Surface Mount
Configuration Memory Non-volatile EEPROM CMOS EEPROM (non-volatile, instant-on)
JTAG Support IEEE 1149.1 boundary scan —
Status RoHS Compliant (lead-free TQFP package) Compliant
Product Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 128
Usable Gates — 2500
Number of I/O — 80
Logic Elements / Blocks — 8 LABs (16 macrocells each)
Propagation Delay (tPD) — 10 ns
Maximum Internal Frequency (fMAX) — 98 MHz
Supply Voltage VCCINT — 3.3 V
I/O Bank Voltage VCCIO — 3.3 V or 2.5 V (selectable)
In-System Programming — IEEE Std. 1532-compliant ISP via JTAG
Lead-Free — Yes
Nível MSL — 3 (per JEDEC J-STD-020)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação