EPM3512AQC208-2 vs EPM3512AQC208-7 Comparaison
Comparaison détaillée côte à côte de EPM3512AQC208-2 par Altera et EPM3512AQC208-7 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EPM3512AQC208-7 - MAX 3000A CPLD, 512 Macrocells, 7.5ns, 208-PQFP | Intel
EPM3512AQC208-7 NrndComparaison des spécifications
| Paramètre | EPM3512AQC208-2 | EPM3512AQC208-7 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $18,75 | $41,72 |
| Family | MAX 3000A | MAX 3000A |
| Macrocells | 512 | 512 |
| User I/O Pins | 172 | — |
| Logic Array Blocks (LABs) | 16 | — |
| Speed Grade | -2 | — |
| Boîtier | PQFP-208 (QC) | 208-Pin PQFP (FQFP, gull-wing) |
| Supply Voltage (Core) | 3.3 V | — |
| Output Drive Voltage | 2.5 V / 3.3 V programmable | — |
| Input Voltage Tolerance | 2.5 V / 3.3 V / 5.0 V | — |
| Process Technology | 0.30 µm EEPROM | CMOS EEPROM, 0.30 um |
| Program/Erase Endurance | 100 cycles (typical) | — |
| In-System Programmability | Yes (IEEE 1149.1 JTAG) | — |
| User I/O Banks | 4 | — |
| Plage de température de fonctionnement | Commercial (0C to +70C) | — |
| Type de montage | Surface Mount | — |
| Statut RoHS | Non-compliant (legacy PQFP) | Compliant |
| Lead-Free | No (SnPb lead finish) | Yes |
| Security Bit | Yes (programmable) | — |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Usable Gates | — | 10,000 |
| Propagation Delay (tPD) | — | 7.5 ns |
| Counter Frequency (fCNT) | — | 116.3 MHz |
| User I/Os | — | 172 |
| Logic Elements / LEs | — | N/A (CPLD macrocell architecture) |
| Supply Voltage (VCCINT) | — | 3.3 V |
| I/O Standards Supported | — | 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O) |
| Température de fonctionnement | — | 0 C to +70 C (commercial) |
| Programming | — | In-System Programmable via JTAG (IEEE Std. 1532) |