EPM3512AQC208-2 vs EPM3512AQC208-7 비교
다음의 상세 나란히 비교: EPM3512AQC208-2 제조: Altera 및 EPM3512AQC208-7 제조: Intel. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.
Intel
EPM3512AQC208-7 - MAX 3000A CPLD, 512 Macrocells, 7.5ns, 208-PQFP | Intel
EPM3512AQC208-7 Nrnd사양 비교
| 파라미터 | EPM3512AQC208-2 | EPM3512AQC208-7 |
|---|---|---|
| 브랜드 | Altera | Intel |
| 카테고리 | FPGA & CPLD | FPGA & CPLD |
| 수명 주기 상태 | Obsolete | NRND |
| 재고 상태 | In Stock | In Stock |
| 단가 (USD) | $18.75 | $41.72 |
| Family | MAX 3000A | MAX 3000A |
| Macrocells | 512 | 512 |
| User I/O Pins | 172 | — |
| Logic Array Blocks (LABs) | 16 | — |
| Speed Grade | -2 | — |
| 패키지 | PQFP-208 (QC) | 208-Pin PQFP (FQFP, gull-wing) |
| Supply Voltage (Core) | 3.3 V | — |
| Output Drive Voltage | 2.5 V / 3.3 V programmable | — |
| Input Voltage Tolerance | 2.5 V / 3.3 V / 5.0 V | — |
| Process Technology | 0.30 µm EEPROM | CMOS EEPROM, 0.30 um |
| Program/Erase Endurance | 100 cycles (typical) | — |
| In-System Programmability | Yes (IEEE 1149.1 JTAG) | — |
| User I/O Banks | 4 | — |
| 동작 온도 범위 | Commercial (0C to +70C) | — |
| 실장 유형 | Surface Mount | — |
| RoHS 상태 | Non-compliant (legacy PQFP) | Compliant |
| Lead-Free | No (SnPb lead finish) | Yes |
| Security Bit | Yes (programmable) | — |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Usable Gates | — | 10,000 |
| Propagation Delay (tPD) | — | 7.5 ns |
| Counter Frequency (fCNT) | — | 116.3 MHz |
| User I/Os | — | 172 |
| Logic Elements / LEs | — | N/A (CPLD macrocell architecture) |
| Supply Voltage (VCCINT) | — | 3.3 V |
| I/O Standards Supported | — | 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O) |
| 동작 온도 | — | 0 C to +70 C (commercial) |
| Programming | — | In-System Programmable via JTAG (IEEE Std. 1532) |