EPM9320ARI208-10N vs EPM9320ARC208-10 Comparaison
Comparaison détaillée côte à côte de EPM9320ARI208-10N par Altera et EPM9320ARC208-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM9320ARI208-10N - MAX 9000 CPLD, 320 Macrocells, 208-RQFP | Altera
EPM9320ARI208-10N Obsolete
Comparaison des spécifications
| Paramètre | EPM9320ARI208-10N | EPM9320ARC208-10 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Dernier achat |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $16,20 | $21,40 |
| Family | MAX 9000 | — |
| Product Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Usable Gates | 6,000 | 6,000 |
| Macrocells | 320 | 320 |
| Logic Array Blocks (LABs) | 20 | — |
| Maximum Operating Frequency | 144.9 MHz | — |
| Propagation Delay (tPD) | 10 ns (speed grade -10) | — |
| Tension d'alimentation | 4.5 V to 5.5 V | 5.0 V |
| Température de fonctionnement | -40 C to +85 C (industrial) | [DATA_NEEDED: operating temperature range] |
| Boîtier | 208-pin RQFP (S-PQFP-G208) | RQFP-208 (Power Quad Flat Pack) |
| Type de montage | Surface Mount | Surface Mount |
| Process Technology | CMOS EEPROM | — |
| Programmability | In-system (ISP) via IEEE 1149.1 JTAG | EEPROM, in-system programmable via JTAG |
| Global Dedicated Inputs | 16 | — |
| Architecture | Multiple Array MatriX (MAX) third-generation | — |
| Statut RoHS | unknown | [DATA_NEEDED: RoHS compliance status] |
| Device Family | — | MAX 9000 |
| Pin-to-Pin Delay (tPD) | — | 10 ns |
| Maximum Frequency | — | 144.9 MHz |
| Logic Blocks (LABs) | — | 16 |
| JTAG Support | — | IEEE Std. 1149.1 compliant |
| Speed/Power Optimization | — | Per-macrocell programmable, 50% power mode available |