K4RAH086VB-BIWM vs K4RAH086VB-BCWM Comparaison
Comparaison détaillée côte à côte de K4RAH086VB-BIWM par Samsung Electronics et K4RAH086VB-BCWM par Samsung Electronics. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Samsung Electronics
K4RAH086VB-BCWM - DDR5 16Gb 5600Mbps SDRAM | Samsung Semiconductor
K4RAH086VB-BCWM ✓ ActifComparaison des spécifications
| Paramètre | K4RAH086VB-BIWM | K4RAH086VB-BCWM |
|---|---|---|
| Marque | Samsung Electronics | Samsung Electronics |
| Catégorie | Memory ICs | DRAM |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $4,85 | $44,55 |
| Type de mémoire | DDR5 SDRAM | DDR5 SDRAM |
| Density | 16 Gb | — |
| Débit de données | 5600 Mbps per pin | 5600 Mbps |
| Organisation de la mémoire | [DATA_NEEDED: organization x4/x8] | 2G x 8 |
| Tension d'alimentation | [DATA_NEEDED: VDD voltage] | 1.1 V |
| Package Type | [DATA_NEEDED: package (FBGA, ball count)] | — |
| Type de montage | Surface Mount | Surface Mount |
| Bank Groups | [DATA_NEEDED: bank group count] | — |
| CAS Latency (CWL) | Programmable (per Samsung DDR5 16Gb B-die spec) | — |
| DLL | DLL Enabled mode operation | — |
| On-Die Termination | Yes (via Mode Register setting) | — |
| Internal Calibration | Yes (via MPC) | — |
| Asynchronous Reset | Yes | — |
| Posted CAS | Yes | — |
| Température de fonctionnement | [DATA_NEEDED: temperature range] | Commercial temperature range (per datasheet) |
| Statut RoHS | [DATA_NEEDED: RoHS status] | Compliant |
| Maximum Data Rate (family, per spec Rev1.0) | 4800 Mbps per pin (DDR5-4800, general applications) | — |
| Taille de mémoire | — | 16 Gb |
| Interface | — | DDR5 (parallel) |
| Boîtier | — | FBGA-82 |
| Technology | — | DRAM (volatile) |
| Speed Grade | — | BCWM |
| ECC | — | On-die ECC |
| Burst Length | — | 32 (BL32, DDR5 standard) |
| Statut du cycle de vie | — | Active |
| Sub-channel Architecture | — | Dual independent 32-bit sub-channels (per DDR5 spec) |