SN65LVDS105PWRG4 vs SN65LVDS105PWR Comparaison
Comparaison détaillée côte à côte de SN65LVDS105PWRG4 par Texas Instruments et SN65LVDS105PWR par Texas Instruments. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Texas Instruments
SN65LVDS105PWRG4 - 1:4 LVDS Clock Fanout Buffer 400Mbps | TI
SN65LVDS105PWRG4 ✗ Fin de vieComparaison des spécifications
| Paramètre | SN65LVDS105PWRG4 | SN65LVDS105PWR |
|---|---|---|
| Marque | Texas Instruments | Texas Instruments |
| Catégorie | Clock & Timing | Clock & Timing |
| Statut du cycle de vie | Fin de vie | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $0,00 | $1,28 |
| Fonction | 1 LVTTL to 4 LVDS clock fanout buffer / repeater | 1 LVTTL input to 4 LVDS output repeater / fanout buffer |
| Configuration | 1 x 1:4 Channel | — |
| Input Type | LVTTL | LVTTL (single-ended) |
| Type de sortie | LVDS (4 differential pairs) | LVDS (differential), 4 pairs |
| Max Data Rate | 400 Mbps | — |
| Supply Voltage Range | 3 V to 3.6 V | — |
| Typical Propagation Delay | 2.2 ns | — |
| Typical LVDS Output Voltage | 285 mV into 100 ohm load | — |
| Signaling Standard | ANSI EIA/TIA-644 (LVDS) | — |
| Bus-Terminal ESD Rating | Exceeds 12 kV | — |
| Boîtier | TSSOP-16 (PW), 5 mm x 6.4 mm | 16-TSSOP (PW) |
| Type de montage | Surface Mount | Surface Mount |
| Packaging | Tape & Reel (PWR suffix) | — |
| Catégorie | Interface - Signal Buffers, Repeaters, Splitters | Signal Buffers, Repeaters, Splitters - Clock Buffer |
| Statut RoHS | [DATA_NEEDED: RoHS status] | — |
| Température de fonctionnement | [DATA_NEEDED: operating temperature range] | [DATA_NEEDED: operating temperature range] |
| Statut du cycle de vie | Discontinued at Digi-Key | — |
| Débit de données | — | 400 Mbps |
| Max Clock Frequency | — | 400 MHz |
| Tension d'alimentation | — | 3 V to 3.6 V (typical 3.3 V) |
| Output Voltage (typical) | — | 350 mV into 100 ohm load |
| Standard Compliance | — | ANSI EIA/TIA-644 LVDS |
| Canaux | — | 1 x 1:4 |
| Technology | — | LVDS differential signaling |
| Courant de repos | — | [DATA_NEEDED: quiescent current] |
| Input Rise/Fall Time Note | — | TTL/CMOS rise/fall < 500 ps may require low-Dk laminate per TI layout guidance |