EP1810JM-45 vs EP1810JC-35 השוואה

השוואה מפורטת זה לצד זה של EP1810JM-45 מאת Altera ו EP1810JC-35 מאת Intel. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

השוואת מפרטים

פרמטר EP1810JM-45 EP1810JC-35
מותג Altera Intel
קטגוריה FPGA & CPLD FPGA & CPLD
סטטוס מחזור חיים Obsolete Obsolete
Device Family Classic EPLD (EP1810 series) Classic EPLD (EP1810)
Macrocells 48 —
Usable Gates ~900 gates —
Propagation Delay (tpd) 45 ns (max, -45 speed grade) 35 ns (max)
Supply Voltage (VCC) 4.5 V to 5.5 V —
Technology CMOS, UV-EPROM configuration —
Package Type JLCC-68 (ceramic J-leaded chip carrier) CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ)
Package Code JM (windowed ceramic, UV-erasable) —
מספר פינים 68 —
טמפרטורת פעולה -55 C to +125 C (military grade) —
I/O Compatibility CMOS / TTL —
Configuration Method JEDEC fuse map, EPROM programmer —
Programming Technology UV-erasable EPROM (non-volatile, instant-on) —
סוג הרכבה Surface Mount (J-lead) Surface Mount (J-Lead)
Logic Type EPLD / PLD (programmable logic device) —
סטטוס RoHS [DATA_NEEDED: RoHS status - legacy mil-spec part] Compliant (per Altera listing)
רמת MSL [DATA_NEEDED: MSL level] —
Device Type — UV-Erasable Complex PLD (UV PLD / CPLD)
Number of Macrocells — 48
תדר שעון מקסימלי — [DATA_NEEDED: fmax for this speed grade]
Process Technology — CMOS
Supply Voltage (Vcc) — 5 V (nominal)
Maximum Supply Voltage — 5.25 V (per distributor listing)
Number of Terminals — 68
Terminal Form — J-Bend
טווח טמפרטורת פעולה — 0°C to 70°C (Commercial)
Temperature Grade — Commercial
Erasure Method — UV (quartz-windowed ceramic package)
Lead-Free Status — Lead-free (per distributor listing)
Logic Architecture — Programmable AND/OR array with macrocell outputs

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר