EP1810LC-25T vs EP1810LC-30 השוואה
השוואה מפורטת זה לצד זה של EP1810LC-25T מאת Intel ו EP1810LC-30 מאת Altera. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.
השוואת מפרטים
| פרמטר | EP1810LC-25T | EP1810LC-30 |
|---|---|---|
| מותג | Intel | Altera |
| קטגוריה | FPGA & CPLD | FPGA & CPLD |
| סטטוס מחזור חיים | NRND | Obsolete |
| Family | Altera Classic EP1810 | Altera Classic EPLD |
| Device Type | EPLD (Erasable/OTP Complex PLD) | — |
| Macrocells | 48 (4 quadrants x 12 macrocells) | 48 |
| Usable Gates | Approx. 900 | — |
| Dedicated Inputs | 16 | — |
| Bidirectional I/O Pins | 48 | — |
| External Clocks | 4 | — |
| Propagation Delay (tPD) | 25 ns | — |
| Supply Voltage (VCC) | 5 V nominal | — |
| טמפרטורת פעולה | 0 °C to +70 °C (commercial) | [DATA_NEEDED: temperature grade] |
| מארז | 28-pin J-lead PLCC (Plastic Leaded Chip Carrier) | JLCC-68 (68-pin J-Lead ceramic chip carrier) |
| סוג הרכבה | Surface Mount | — |
| Technology | CMOS, UV-erasable / OTP | CMOS, low-power (LC) |
| I/O Standard | TTL-compatible 5 V | — |
| סטטוס RoHS | [DATA_NEEDED: RoHS status - confirm with manufacturer] | unknown (legacy ceramic package) |
| Programming Tool | Altera MAX+PLUS II / Quartus Classic | — |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Flip-Flops | — | 48 (one per macrocell) |
| Speed Grade (tPD) | — | 30 ns |
| מתח אספקה | — | 5 V (typical) |
| Programming | — | Device programmer or JTAG |
| Standby Current | — | [DATA_NEEDED: ICC standby] |
| מספר פינים | — | 68 |
| Number of I/O Pins | — | [DATA_NEEDED: I/O count] |
| Logic Blocks | — | 48 macrocells |