EP3SE260H780C4LG vs EP3SE260H780C3N השוואה
השוואה מפורטת זה לצד זה של EP3SE260H780C4LG מאת Altera ו EP3SE260H780C3N מאת Intel. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.
Intel
EP3SE260H780C3N - Stratix III E FPGA, 255K LE, 780-BGA | Intel / Altera
EP3SE260H780C3N ✓ פעילהשוואת מפרטים
| פרמטר | EP3SE260H780C4LG | EP3SE260H780C3N |
|---|---|---|
| מותג | Altera | Intel |
| קטגוריה | FPGA & CPLD | FPGA & CPLD |
| סטטוס מחזור חיים | פעיל | פעיל |
| Family | Stratix III Enhanced (EP3SE) | — |
| Logic Elements | 254,400 | — |
| Adaptive Logic Modules (ALMs) | 101,760 | — |
| Embedded Memory (M9K + M144K) | 18.36 Mbits | — |
| DSP Blocks (18-bit x 18-bit) | 768 | — |
| 18-bit x 18-bit Multipliers | 1,536 | — |
| Transceivers (full-duplex) | 8 (up to 6.375 Gbps) | — |
| Maximum User I/O Pins | 488 | — |
| מארז | 780-ball FineLine BGA (HBGA, 29 mm x 29 mm, 1.0 mm pitch) | 780-BBGA, FCBGA (H780) |
| Speed Grade | C4 (commercial, mid-speed tier) | — |
| Temperature Grade | Commercial (0C to +85C junction) | — |
| Process Technology | 65 nm TSMC low-power CMOS | 40 nm CMOS |
| Operating Voltage (Core) | 0.9 V / 1.0 V / 1.1 V (programmable) | — |
| External Memory Interface | Up to 800 Mbps DDR3, QDR II+, RLDRAM II | — |
| Hard IP Blocks | PCIe Gen2, 10GbE MAC, memory controllers | — |
| סטטוס RoHS | Compliant (Pb-free HBGA) | Compliant (lead-free 'N' suffix) |
| רמת MSL | 3 (per JEDEC J-STD-020) | — |
| סוג הרכבה | Surface Mount (BGA) | Surface Mount |
| Series | — | Stratix® III E |
| Logic Elements (LE) | — | 255,000 |
| Embedded Memory (bits) | — | 16,672,768 |
| Number of LABs/CLBs | — | 10,200 |
| User I/Os | — | 488 |
| Number of Pins / Balls | — | 780 |
| טמפרטורת פעולה | — | 0 °C to +85 °C (C grade, commercial) |
| Maximum Core Frequency | — | [DATA_NEEDED: maximum core frequency MHz] |
| Supply Voltage (VCCINT) | — | [DATA_NEEDED: VCCINT nominal V] |
| Transceivers | — | [DATA_NEEDED: number of embedded transceivers and max data rate] |
| DSP Blocks | — | [DATA_NEEDED: number of DSP blocks and precision] |
| רמת רגישות ללחות (MSL) | — | [DATA_NEEDED: MSL level per JEDEC J-STD-020] |
| Configuration Method | — | SRAM-based, configured via JTAG / passive / active serial / fast passive parallel |
| Design Toolchain | — | Altera Quartus II (legacy); Intel Quartus Prime |