EPM9480RC240-20 vs EPM9560R1208-20 השוואה

השוואה מפורטת זה לצד זה של EPM9480RC240-20 מאת Altera ו EPM9560R1208-20 מאת Altera. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

השוואת מפרטים

פרמטר EPM9480RC240-20 EPM9560R1208-20
מותג Altera Altera
קטגוריה FPGA & CPLD FPGA & CPLD
סטטוס מחזור חיים NRND Obsolete
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 480 560
Usable Gates 10,000 6,000
Logic Elements 30 —
User I/O Pins 175 —
Number of Terminals 240 —
מארז 240-RQFP (32x32 mm, FQFP, Gull Wing) R-1208 (BGA-style fine-pitch)
Maximum Propagation Delay (tpd) 20 ns —
Maximum Internal Frequency (fMAX, related -C variant) 100 MHz —
Programmable Flip-Flops (family) 676 —
Internal Supply Voltage 4.75 V to 5.25 V —
I/O Signaling Levels 3.3 V or 5 V (configurable) —
Process Technology CMOS EEPROM CMOS EEPROM, third-generation MAX architecture
Programming Interface In-System Programmable (ISP) via IEEE 1149.1 JTAG —
Operating Temperature Grade Commercial —
Terminal Form Gull Wing —
סטטוס RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: confirm via current distributor data]
Logic Array Blocks — 52 (typical for 560 macrocells)
Maximum User I/O — 212
Propagation Delay (tPD) — 20 ns
Maximum Frequency (fMAX) — 125 MHz
Supply Voltage (VCCINT/VCCIO) — 5.0 V
Technology — CMOS EEPROM
In-System Programmability — Yes (IEEE 1149.1 JTAG)
טמפרטורת פעולה — 0C to +70C (commercial)
סוג הרכבה — Surface Mount
Architecture — Multiple Array MatriX (MAX) with Logic Array Blocks (LABs) and Programmable Interconnect Array (PIA)
Boundary-Scan Test — JTAG IEEE Std. 1149.1
Configuration Memory — On-chip EEPROM (non-volatile)

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר