EP1810GI-45 vs EP1810JC-45 तुलना
विस्तृत दोनों ओर की तुलना EP1810GI-45 द्वारा Altera और EP1810JC-45 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP1810GI-45 | EP1810JC-45 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | NRND |
| Device Type | UV Erasable Programmable Logic Device (EPLD) | — |
| Family | Altera Classic EPLD | EP1810 (Classic EPLD Family) |
| Macrocells | 24 | 48 |
| Flip-Flops | 48 | — |
| Propagation Delay (tpd) | 45 ns | 45 ns |
| Speed Grade | -45 | — |
| Technology | CMOS | CMOS, UV-erasable |
| Package Type | Ceramic Pin Grid Array with UV window | — |
| पिन काउंट | 68 | 68 |
| माउंटिंग प्रकार | Through-Hole | Surface Mount |
| Programmable | Yes (UV-erasable, electrically programmable) | — |
| RoHS स्थिति | Non-compliant (ceramic PGA) | [DATA_NEEDED: RoHS compliance not stated in verified data] |
| Lead-Free | No | — |
| ऑपरेटिंग तापमान | [DATA_NEEDED: operating temperature range] | — |
| सप्लाई वोल्टेज | [DATA_NEEDED: VCC range] | — |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Equivalent Gates | — | 2100 gates |
| Dedicated Inputs | — | 12 |
| I/O Pins | — | 48 |
| Total User I/O | — | 60 |
| अधिकतम क्लॉक फ़्रीक्वेंसी | — | 33.3 MHz |
| Maximum Supply Voltage | — | 5.25 V |
| पैकेज | — | PLCC-68 (QCCJ, J-Lead, windowed ceramic) |
| Package Code | — | QCCJ |
| Temperature Grade | — | Commercial |