EP1810JC-25 vs EP1810JC-45 तुलना
विस्तृत दोनों ओर की तुलना EP1810JC-25 द्वारा Intel और EP1810JC-45 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP1810JC-25 | EP1810JC-45 |
|---|---|---|
| ब्रांड | Intel | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | NRND | NRND |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | Classic EPLD (Erasable Programmable Logic Device) |
| Family | Altera/Intel Classic EPLD (EP1810 series) | EP1810 (Classic EPLD Family) |
| Macrocells | 48 | 48 |
| Propagation Delay (tPD) | 25 ns | — |
| Maximum Toggle Frequency | [DATA_NEEDED: max fMAX] | — |
| Input Lines | 60 (including I/O) | — |
| I/O Lines | 48 | — |
| Dedicated Inputs | 12 | 12 |
| External Clock Inputs | 4 | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| ऑपरेटिंग तापमान | -40 °C to 85 °C (industrial, per distributor listings) | — |
| Technology | CMOS, UV-erasable (windowed ceramic DIP) | CMOS, UV-erasable |
| पैकेज | 28-pin ceramic DIP (J) with quartz window | PLCC-68 (QCCJ, J-Lead, windowed ceramic) |
| माउंटिंग प्रकार | Through-hole | Surface Mount |
| Erasure Method | UV light (windowed package) | — |
| RoHS स्थिति | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: RoHS compliance not stated in verified data] |
| लाइफसाइकिल स्थिति | NRND (Not Recommended for New Designs) | — |
| Equivalent Gates | — | 2100 gates |
| I/O Pins | — | 48 |
| Total User I/O | — | 60 |
| Propagation Delay (tpd) | — | 45 ns |
| अधिकतम क्लॉक फ़्रीक्वेंसी | — | 33.3 MHz |
| Maximum Supply Voltage | — | 5.25 V |
| पिन काउंट | — | 68 |
| Package Code | — | QCCJ |
| Temperature Grade | — | Commercial |