EP1810JC-35 vs EP1810JC-25 तुलना

विस्तृत दोनों ओर की तुलना EP1810JC-35 द्वारा Intel और EP1810JC-25 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EP1810JC-35 EP1810JC-25
ब्रांड Intel Intel
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete NRND
Device Family Classic EPLD (EP1810) —
Device Type UV-Erasable Complex PLD (UV PLD / CPLD) —
Number of Macrocells 48 —
Propagation Delay (tpd) 35 ns (max) —
अधिकतम क्लॉक फ़्रीक्वेंसी [DATA_NEEDED: fmax for this speed grade] —
Process Technology CMOS —
Supply Voltage (Vcc) 5 V (nominal) —
Maximum Supply Voltage 5.25 V (per distributor listing) —
Package Type CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) —
Number of Terminals 68 —
Terminal Form J-Bend —
ऑपरेटिंग तापमान रेंज 0°C to 70°C (Commercial) —
Temperature Grade Commercial —
Erasure Method UV (quartz-windowed ceramic package) UV light (windowed package)
RoHS स्थिति Compliant (per Altera listing) [DATA_NEEDED: RoHS compliance status]
Lead-Free Status Lead-free (per distributor listing) —
माउंटिंग प्रकार Surface Mount (J-Lead) Through-hole
Logic Architecture Programmable AND/OR array with macrocell outputs —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Family — Altera/Intel Classic EPLD (EP1810 series)
Macrocells — 48
Propagation Delay (tPD) — 25 ns
Maximum Toggle Frequency — [DATA_NEEDED: max fMAX]
Input Lines — 60 (including I/O)
I/O Lines — 48
Dedicated Inputs — 12
External Clock Inputs — 4
Supply Voltage (VCC) — 4.75 V to 5.25 V
ऑपरेटिंग तापमान — -40 °C to 85 °C (industrial, per distributor listings)
Technology — CMOS, UV-erasable (windowed ceramic DIP)
पैकेज — 28-pin ceramic DIP (J) with quartz window
लाइफसाइकिल स्थिति — NRND (Not Recommended for New Designs)

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध