EP1810JC-35 vs EP1810JC-25 مقایسه

مقایسه دقیق کنار به کنار EP1810JC-35 توسط Intel و EP1810JC-25 توسط Intel. مشخصات کلیدی، پارامترهای الکتریکی، بسته‌بندی، وضعیت چرخه عمر، قیمت‌گذاری و موجودی را مقایسه کنید تا بهترین قطعه را برای نیازهای طراحی خود تعیین کنید.

مقایسه مشخصات

پارامتر EP1810JC-35 EP1810JC-25
برند Intel Intel
دسته‌بندی FPGA & CPLD FPGA & CPLD
وضعیت چرخه عمر Obsolete NRND
Device Family Classic EPLD (EP1810) —
Device Type UV-Erasable Complex PLD (UV PLD / CPLD) —
Number of Macrocells 48 —
Propagation Delay (tpd) 35 ns (max) —
حداکثر فرکانس کلاک [DATA_NEEDED: fmax for this speed grade] —
Process Technology CMOS —
Supply Voltage (Vcc) 5 V (nominal) —
Maximum Supply Voltage 5.25 V (per distributor listing) —
Package Type CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) —
Number of Terminals 68 —
Terminal Form J-Bend —
محدوده دمای کاری 0°C to 70°C (Commercial) —
Temperature Grade Commercial —
Erasure Method UV (quartz-windowed ceramic package) UV light (windowed package)
وضعیت RoHS Compliant (per Altera listing) [DATA_NEEDED: RoHS compliance status]
Lead-Free Status Lead-free (per distributor listing) —
نوع نصب Surface Mount (J-Lead) Through-hole
Logic Architecture Programmable AND/OR array with macrocell outputs —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Family — Altera/Intel Classic EPLD (EP1810 series)
Macrocells — 48
Propagation Delay (tPD) — 25 ns
Maximum Toggle Frequency — [DATA_NEEDED: max fMAX]
Input Lines — 60 (including I/O)
I/O Lines — 48
Dedicated Inputs — 12
External Clock Inputs — 4
Supply Voltage (VCC) — 4.75 V to 5.25 V
دمای کاری — -40 °C to 85 °C (industrial, per distributor listings)
Technology — CMOS, UV-erasable (windowed ceramic DIP)
بسته‌بندی — 28-pin ceramic DIP (J) with quartz window
وضعیت چرخه عمر — NRND (Not Recommended for New Designs)

دیتاشیت‌ها و منابع

مرور همه محصولات ایجاد BOM درخواست استعلام قیمت