EP1810JC-35 vs EP1810JC-25 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EP1810JC-35 بذریعہ Intel اور EP1810JC-25 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EP1810JC-35 EP1810JC-25
برانڈ Intel Intel
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete NRND
Device Family Classic EPLD (EP1810) —
Device Type UV-Erasable Complex PLD (UV PLD / CPLD) —
Number of Macrocells 48 —
Propagation Delay (tpd) 35 ns (max) —
زیادہ سے زیادہ کلاک فریکوئنسی [DATA_NEEDED: fmax for this speed grade] —
Process Technology CMOS —
Supply Voltage (Vcc) 5 V (nominal) —
Maximum Supply Voltage 5.25 V (per distributor listing) —
Package Type CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) —
Number of Terminals 68 —
Terminal Form J-Bend —
آپریٹنگ درجہ حرارت رینج 0°C to 70°C (Commercial) —
Temperature Grade Commercial —
Erasure Method UV (quartz-windowed ceramic package) UV light (windowed package)
RoHS اسٹیٹس Compliant (per Altera listing) [DATA_NEEDED: RoHS compliance status]
Lead-Free Status Lead-free (per distributor listing) —
ماؤنٹنگ ٹائپ Surface Mount (J-Lead) Through-hole
Logic Architecture Programmable AND/OR array with macrocell outputs —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Family — Altera/Intel Classic EPLD (EP1810 series)
Macrocells — 48
Propagation Delay (tPD) — 25 ns
Maximum Toggle Frequency — [DATA_NEEDED: max fMAX]
Input Lines — 60 (including I/O)
I/O Lines — 48
Dedicated Inputs — 12
External Clock Inputs — 4
Supply Voltage (VCC) — 4.75 V to 5.25 V
آپریٹنگ درجہ حرارت — -40 °C to 85 °C (industrial, per distributor listings)
Technology — CMOS, UV-erasable (windowed ceramic DIP)
پیکیج — 28-pin ceramic DIP (J) with quartz window
لائف سائیکل کی حالت — NRND (Not Recommended for New Designs)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں