EP1810LC-35 vs EP1810JC-45 तुलना
विस्तृत दोनों ओर की तुलना EP1810LC-35 द्वारा Rochester Electronics और EP1810JC-45 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
Rochester Electronics
EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera
EP1810LC-35 ⚠ अंतिम खरीदविशेषता तुलना
| पैरामीटर | EP1810LC-35 | EP1810JC-45 |
|---|---|---|
| ब्रांड | Rochester Electronics | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | अंतिम बार खरीदें | NRND |
| Device Type | EPLD (Erasable Programmable Logic Device) | — |
| Series | Classic EP1810 | — |
| Macrocells | 48 | 48 |
| Equivalent Gates | 900 usable / 2100 equivalent | 2100 gates |
| Maximum Operating Frequency | 28.6 MHz | — |
| Propagation Delay (tpd) | 35 ns (max, '-35' speed grade) | 45 ns |
| Supply Voltage (VCC) | 5 V (4.75 V to 5.25 V) | — |
| Technology | CMOS, UV-erasable EPROM | CMOS, UV-erasable |
| पैकेज | 68-pin PLCC (J-Lead) | PLCC-68 (QCCJ, J-Lead, windowed ceramic) |
| माउंटिंग प्रकार | Surface Mount (socketable) | Surface Mount |
| ऑपरेटिंग तापमान | 0C to +70C (commercial) | — |
| I/O Pins | [DATA_NEEDED: I/O count exact] | 48 |
| Configuration Method | UV-erase + EPROM programmer | — |
| Programmable Interconnect | Centralized Programmable Interconnect Array (PIA) | — |
| Development Tool (legacy) | MAX+PLUS II / A+PLUS | — |
| RoHS स्थिति | [DATA_NEEDED] | [DATA_NEEDED: RoHS compliance not stated in verified data] |
| Lead-Free | [DATA_NEEDED] | — |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Family | — | EP1810 (Classic EPLD Family) |
| Dedicated Inputs | — | 12 |
| Total User I/O | — | 60 |
| अधिकतम क्लॉक फ़्रीक्वेंसी | — | 33.3 MHz |
| Maximum Supply Voltage | — | 5.25 V |
| पिन काउंट | — | 68 |
| Package Code | — | QCCJ |
| Temperature Grade | — | Commercial |