EP1810LC-35 vs EP1810JC-45 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP1810LC-35 بذریعہ Rochester Electronics اور EP1810JC-45 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Rochester Electronics
EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera
EP1810LC-35 ⚠ آخری بار خریداریخصوصیات کا موازنہ
| پیرامیٹر | EP1810LC-35 | EP1810JC-45 |
|---|---|---|
| برانڈ | Rochester Electronics | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | آخری بار خریداری | NRND |
| Device Type | EPLD (Erasable Programmable Logic Device) | — |
| Series | Classic EP1810 | — |
| Macrocells | 48 | 48 |
| Equivalent Gates | 900 usable / 2100 equivalent | 2100 gates |
| Maximum Operating Frequency | 28.6 MHz | — |
| Propagation Delay (tpd) | 35 ns (max, '-35' speed grade) | 45 ns |
| Supply Voltage (VCC) | 5 V (4.75 V to 5.25 V) | — |
| Technology | CMOS, UV-erasable EPROM | CMOS, UV-erasable |
| پیکیج | 68-pin PLCC (J-Lead) | PLCC-68 (QCCJ, J-Lead, windowed ceramic) |
| ماؤنٹنگ ٹائپ | Surface Mount (socketable) | Surface Mount |
| آپریٹنگ درجہ حرارت | 0C to +70C (commercial) | — |
| I/O Pins | [DATA_NEEDED: I/O count exact] | 48 |
| Configuration Method | UV-erase + EPROM programmer | — |
| Programmable Interconnect | Centralized Programmable Interconnect Array (PIA) | — |
| Development Tool (legacy) | MAX+PLUS II / A+PLUS | — |
| RoHS اسٹیٹس | [DATA_NEEDED] | [DATA_NEEDED: RoHS compliance not stated in verified data] |
| Lead-Free | [DATA_NEEDED] | — |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Family | — | EP1810 (Classic EPLD Family) |
| Dedicated Inputs | — | 12 |
| Total User I/O | — | 60 |
| زیادہ سے زیادہ کلاک فریکوئنسی | — | 33.3 MHz |
| Maximum Supply Voltage | — | 5.25 V |
| پن کی تعداد | — | 68 |
| Package Code | — | QCCJ |
| Temperature Grade | — | Commercial |