EP20K100QC240-2 vs EP20K100QC240-3 तुलना

विस्तृत दोनों ओर की तुलना EP20K100QC240-2 द्वारा Altera और EP20K100QC240-3 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

Altera
EP20K100QC240-3 EP20K100QC240-3 - 189 I/O APEX-20K FPGA | Altera

EP20K100QC240-3 - 189 I/O APEX-20K FPGA | Altera

EP20K100QC240-3 ✓ सक्रिय

विशेषता तुलना

पैरामीटर EP20K100QC240-2 EP20K100QC240-3
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति NRND सक्रिय
Series APEX-20K —
Device Type Field Programmable Gate Array (FPGA) —
Number of Logic Elements/Cells 4160 —
Number of LABs/CLBs 416 —
Number of User I/Os 189 —
Total RAM Bits 53248 53248 bits
Typical Gate Count 100000 263000 gates
Maximum System Gates 263000 —
ऑपरेटिंग सप्लाई वोल्टेज 2.375 V to 2.625 V (2.5 V nominal) —
ऑपरेटिंग तापमान रेंज 0°C to 85°C (TJ) 0 °C to +85 °C (commercial)
Maximum Internal Frequency 200 MHz —
Propagation Delay 3 ns [DATA_NEEDED: propagation delay timing table]
पैकेज / केस 240-BFQFP (PQFP-240) —
Number of Pins / Terminals 240 —
Terminal Pitch 0.5 mm —
माउंटिंग प्रकार Surface Mount Surface Mount
Technology / Process CMOS, 0.22 µm —
Speed Grade -2 -3
RoHS स्थिति Unknown —
Manufacturer — Altera
FPGA Family — APEX-20K
Number of Logic Elements — 4160 cells
Number of User I/O — 189
Core Supply Voltage — 2.5 V
अधिकतम क्लॉक फ़्रीक्वेंसी — 167 MHz (family rating)
Technology Process — 0.22 um
Package Type — 240-BFQFP
पिन की संख्या — 240
Supported I/O Standards — [DATA_NEEDED: supported I/O standards]
Configuration / JTAG Interface — [DATA_NEEDED: configuration and JTAG interface details]
RoHS Compliance — [DATA_NEEDED: RoHS compliance for non-N version]

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध