EP610DC-35 vs EP610DM-35 तुलना
विस्तृत दोनों ओर की तुलना EP610DC-35 द्वारा Altera और EP610DM-35 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP610DC-35 | EP610DM-35 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | NRND | Obsolete |
| Device Type | CPLD - Classic EPLD | — |
| Family | Altera Classic EP610 | — |
| Macrocells | 16 | — |
| Usable Gates | 300 | — |
| Propagation Delay (tPD) | 35 ns | 35 ns |
| Maximum Frequency (fMAX) | 28.6 MHz | — |
| Pipelined Data Rate | up to 100 MHz | — |
| Supply Voltage (VCC) | 5 V | 5 V (single supply) |
| Process Technology | CMOS | — |
| Program/erase Method | UV-erasable (windowed CERDIP) | — |
| पैकेज | 24-pin CDIP (windowed CERDIP) 0.300 inch | 24-pin CDIP (CERDIP) with UV window |
| माउंटिंग प्रकार | Through-Hole (DIP) | — |
| ऑपरेटिंग तापमान | 0C to +70C (commercial) [DATA_NEEDED: explicit range from datasheet] | — |
| Manufacturer | Originally Altera; today supplied via Rochester Electronics (authorized) | Altera (Rochester Electronics authorized stock) |
| RoHS स्थिति | [DATA_NEEDED: not explicitly confirmed in retrieved data; CERDIP packages typically non-RoHS] | Non-compliant (contains lead, hermetic CERDIP) |
| Part Family | — | Classic EPLD |
| Logic Family | — | PAL-type EPLD, CMOS, UV-erasable |
| Number of Macrocells | — | 16 |
| Number of Gates | — | 300 |
| Pipelined Data Rate (fMAX) | — | 100 MHz |
| Temperature Grade (M) | — | Military -55°C to +125°C |
| I/O Pins | — | 24 dedicated I/O (input + bidirectional) |
| Programmability | — | UV-erasable, reprogrammable |
| ऑपरेटिंग तापमान रेंज | — | -55°C to +125°C |
| MSL स्तर | — | [DATA_NEEDED: MSL rating] |