EP610DC15 vs EP610DC35 तुलना
विस्तृत दोनों ओर की तुलना EP610DC15 द्वारा Intel और EP610DC35 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP610DC15 | EP610DC35 |
|---|---|---|
| ब्रांड | Intel | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | NRND | Obsolete |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | — |
| Family | EP610 Classic EPLD | Classic EPLD |
| Macrocells | 16 | — |
| Architecture | PAL-type | — |
| Propagation Delay (tPD) | 15 ns | 35 ns |
| Maximum Clock Frequency (fMAX) | 71.4 MHz | — |
| Pipelined Data Rate | up to 100 MHz | up to 100 MHz |
| Total Inputs | 20 | — |
| I/O Lines | 16 | — |
| Product Terms | 160 | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| Technology | CMOS | UV-erasable CMOS EPROM |
| ऑपरेटिंग तापमान | 0C to +70C | [DATA_NEEDED: operating temperature range] |
| पैकेज | 24-pin CDIP (Ceramic DIP, windowed) | 24-pin CDIP (Ceramic DIP) with quartz erase window |
| माउंटिंग प्रकार | Through-Hole | Through-Hole |
| Reprogrammability | Yes (UV erasable via windowed package) | — |
| RoHS स्थिति | unknown | [DATA_NEEDED: RoHS status] |
| Logic Elements | — | 16 macrocells |
| Usable Gates | — | 300 |
| Maximum Frequency | — | 28.6 MHz |
| सप्लाई वोल्टेज | — | 5 V |
| पिन काउंट | — | 24 |
| Programming Method | — | Altera legacy programmer (PLDLMax or compatible) |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |
| I/O Pins | — | [DATA_NEEDED: number of user I/O pins] |