EP610DI-25 vs EP610DI-30N तुलना
विस्तृत दोनों ओर की तुलना EP610DI-25 द्वारा Intel और EP610DI-30N द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP610DI-25 | EP610DI-30N |
|---|---|---|
| ब्रांड | Intel | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Part Family | Classic EPLD | — |
| Macrocells | 16 | 16 |
| Propagation Delay (tPD) | 25 ns | 30 ns |
| Maximum Pipelined Clock Frequency | 100 MHz (max fCNT, per family datasheet) | — |
| I/O Pins | 16 (bidirectional) | — |
| Dedicated Inputs | 4 | — |
| Total User I/O | 20 | — |
| Technology | CMOS EPROM (UV-erasable) | — |
| Supply Voltage (VCC) | 5 V nominal | 5 V ±5% |
| Package Type | Ceramic DIP, glass-sealed (windowed), R-GDIP-T24 | — |
| पिन काउंट | 24 | 24 |
| माउंटिंग प्रकार | Through-Hole (DIP) | Through-hole (DIP) |
| ऑपरेटिंग तापमान | Industrial (per "I" suffix) | -40°C to +85°C (industrial) |
| Speed Grade Suffix | 25 = 25 ns | — |
| Compliance | RoHS status unknown (legacy 1990s part) | — |
| Product Type | — | EPLD (Erasable Programmable Logic Device) |
| Family | — | Altera Classic EP610 |
| Usable Gates | — | 300 |
| Maximum Frequency | — | 33.3 MHz (system); 100 MHz (pipelined) |
| पैकेज | — | CDIP-24 (Ceramic DIP, windowed) |
| Process Technology | — | CMOS |
| Programming Method | — | UV-erasable (windowed ceramic) |
| MSL स्तर | — | [DATA_NEEDED: MSL level] |
| RoHS स्थिति | — | [DATA_NEEDED: RoHS status] |